力成全自動化面板級封裝產線就緒 力拚明年Q2放量

半導體封裝廠力成(6239-TW)今(26)日舉辦先進封裝成果及發展趨勢說明會，董事長蔡篤恭攜手副總經理林基正親自向市場展示成果，宣告旗下全球領先的全自動化扇出型面板級封裝（FOPLP）產線已建置就緒，目前與客戶討論中，預計將於2027年第二季前後正式迎來放量生產。

蔡篤恭指出，隨著AI運算架構由訓練加速邁向推理階段，運算核心晶片(SoC)與高頻寬記憶體(HBM)的整合需求大增，帶動整體封裝尺寸呈倍數擴大。傳統12吋圓形晶圓在面對大面積封裝時，面積利用率會驟降至40%-50%，改採大尺寸方形面板生產能大幅提升面積使用率，生產效率更可拉升數倍至18倍之多。

林基正表示，力成採用的面板尺寸為515毫米乘510毫米，目前技術已達到單片產出45顆5倍標準尺寸的大型晶片封裝，並已成功產出實體樣品供客戶驗證。根據主要CSP大客戶提供的技術發展藍圖，預計2030年封裝尺寸將擴大至20倍以上，改用大面積面板封裝已成為國際大廠降本增效的必然途徑。

在產線製程與關鍵良率方面，林基正說明，力成目前在大尺寸面板封裝的良率已突破90%大關，隨著製程持續優化收斂，內部目標在今明兩年將良率推升至98%以上。

針對外界對大面積封裝技術難度的疑慮，蔡篤祥說明公司早在2016年便投入建置產線，2019年即實現手機電源管理晶片(PMIC)的大規模量產，累積出貨量已達數億顆。力成憑藉多年累積經驗，搭配內部自製微凸塊能力(Micro-bump)與全自動化光學檢測系統，已徹底解決大面積基板常見的翹曲(Warpage)、材料熱膨脹與微塵缺陷等問題。

在封裝架構設計上，林基正指出，力成採用先進的扇出型中介層(Fan-out Interposer)模組架構，透過局部微型矽橋接晶片來精準連接運算晶片與高頻寬記憶體，大幅節省使用整片矽中介層的高昂成本，林基正也特別釐清，玻璃在目前產線製程中是扮演可剝離的暫時載體，不會直接取代終端的載板結構。